Duque Pérez, E. A. ., Aedo Cobo, J. Édinson ., Correa, J., Ramírez Orozco, A. A. ., Nieto Londoño, R. D. ., Torres, C. ., & Bernal Noreña, Álvaro . (2005). Analizador lógico de tiempos implementado en arquitectura digital reprogramable. Revista Facultad De Ingeniería Universidad De Antioquia, (34), 72–85. https://doi.org/10.17533/udea.redin.343172