DUQUE PÉREZ, E. A. .; AEDO COBO, J. Édinson .; CORREA, J.; RAMÍREZ OROZCO, A. A. .; NIETO LONDOÑO, R. D. .; TORRES, C. .; BERNAL NOREÑA, Álvaro . Analizador lógico de tiempos implementado en arquitectura digital reprogramable. Revista Facultad de Ingeniería Universidad de Antioquia, [S. l.], n. 34, p. 72–85, 2005. DOI: 10.17533/udea.redin.343172. Disponível em: https://revistas.udea.edu.co/index.php/ingenieria/article/view/343172. Acesso em: 1 feb. 2025.