Duque Pérez, E. A. ., Aedo Cobo, J. Édinson ., Correa, J., Ramírez Orozco, A. A. ., Nieto Londoño, R. D. ., Torres, C. . y Bernal Noreña, Álvaro . (2005) «Analizador lógico de tiempos implementado en arquitectura digital reprogramable», Revista Facultad de Ingeniería Universidad de Antioquia, (34), pp. 72–85. doi: 10.17533/udea.redin.343172.