Codificador RS(n,k) basado en LFCS: caso de estudio RS(7,3)

Autores/as

  • Cecilia Sandoval-Ruiz Universidad Nacional Experimental Politécnica de la Fuerza Armada Bolivariana

DOI:

https://doi.org/10.17533/udea.redin.13116

Palabras clave:

LFCS, codificador reed solomon, diseño concurrente

Resumen

El presente artículo presenta el diseño de un codificador Reed Solomon basado en un circuito concurrente, LFCS Linear Feedback Concurrent Structure que permite la generación de los símbolos de redundancia del código de forma paralela, siempre que se le suministren los k símbolos de información a codificar de forma simultánea, el codificador ofrece a su salida los símbolos de redundancia correspondientes. Para lograr este desarrollo se generalizó el modelo matemáticos para la descripción del comportamiento del codificador, se realizó la configuración en lenguaje descriptor de hardware VHDL de un codificador Reed Solomon, tomando como caso de estudio el RS(7,3), se simuló el diseño propuesto validando así su funcionamiento, para finalmente realizar la comparación de la implementación del codificador entre la versión secuencial y la versión basada en LFCS, obteniendo una reducción de componentes hardware y optimizando la velocidad de respuesta y consumo de potencia. Concluyendo, que el diseño del codificador propuesto valida el modelo concurrente generalizado a partir de la correspondencia con la arquitectura del LFCS.
|Resumen
= 125 veces | PDF
= 37 veces|

Descargas

Los datos de descargas todavía no están disponibles.

Biografía del autor/a

Cecilia Sandoval-Ruiz, Universidad Nacional Experimental Politécnica de la Fuerza Armada Bolivariana

Grupo de investigación en Tecnologías Digitales Aplicadas a Telecomunicaciones.

Citas

C. Sandoval, A. Fedón, “Codificador y decodificador digital Reed-Solomon programados para hardware reconÆ gurableî. Revista Ingeniería y Universidad. Vol. 11. 2007. pp. 17-31.

C. Hsie, B. Shung, L. Chen. “A Reed-Solomon Product-Code (RS-PC) Decoder Chip for DVD Applications” . IEEE Journal of Solid-State Circuits. Vol. 36. N°. 2. pp. 229-238. 2001. Available in: http://www.si2lab.org/publications/jnl/hcchang_jssc_01.pdf. Consultada el 23 de enero de 2011.

C. Chang, A. Hyo, L. “High-Throughput LowComplexity Four-Parallel Reed-Solomon Decoder Architecture for High-Rate WPAN Systems”. IEICE TRANSACTIONS on Communications. Vol. E94-B. 2011. pp.1332-1338. Available in: http://soc.inha.ac.kr/images/High-Throughput_LowComplexity_Four-Parallel_Reed-Solomon_Decoder_IEICE%282011.05.01%29_published.pdf. Consultada el 05 de abril de 2011.

L. Hanho. “High-speed VLSI architecture for parallel Reed-Solomon decoder”. IEEE Trans. Very Large Scale Integr. Syst. Vol. 11. 2003. pp. 288-294. Available from: http://soc.inha.ac.kr/images/Itvlsi03_lee.pdf. Consultada 10 de noviembre de 2010.

P. Sobe. Parallel Reed/Solomon Coding on Multicore Processors. In Proceedings of the 2010 International Workshop on Storage Network Architecture and Parallel I/Os (SNAPI ë10). IEEE Computer Society. Washington DC, USA. 2010. pp. 71-80, Available from: http://storageconference.org/2010/Papers/SNAPI/8.Sobe.pdf. Consultada 11 de agosto de 2011.

C. Sandoval. “Multiplicador Paralelo en Campos Finitos de Galois GF (2m) Aplicado a Códigos Reed Solomon con longitud ajustable sobre FPGA”. Congreso Internacional de Investigación UC. Vol. 1. 2010. pp. 42-48.

Descargas

Publicado

2012-10-03

Cómo citar

Sandoval-Ruiz, C. (2012). Codificador RS(n,k) basado en LFCS: caso de estudio RS(7,3). Revista Facultad De Ingeniería Universidad De Antioquia, (64), 68–78. https://doi.org/10.17533/udea.redin.13116

Artículos similares

1 2 3 > >> 

También puede {advancedSearchLink} para este artículo.