Biblioteca para diseño basado en modelos de algoritmos de procesado de imágenes en FPGA

Autores/as

  • Luis Manuel Garcés-Socarrás Instituto Superior Politécnico José Antonio Echeverría https://orcid.org/0000-0002-4164-3673
  • Santiago Sánchez-Solano Instituto de Microelectrónica de Sevilla
  • Piedad Brox Jiménez Instituto de Microelectrónica de Sevilla https://orcid.org/0000-0003-1059-5338
  • Alejandro José Cabrera Sarmiento Instituto Superior Politécnico José Antonio Echeverría

DOI:

https://doi.org/10.17533/udea.redin.17039

Palabras clave:

FPGA, MATLAB/Simulink, xilinx system generator, procesado digital de imágenes

Resumen

Este artículo describe una biblioteca de bloques parametrizables (XSGImgLib) para la implementación de tareas de procesado de imágenes en FPGA. Se ha utilizado la técnica de diseño basado en modelos proporcionada por Xilinx System Generator (XSG) para diseñar diferentes bloques de procesado que implementan operaciones puntuales (binarización) y basadas en vecindad (filtros lineales y no-lineales) para imágenes en escala de grises. La parametrización de los bloques permite configurar la precisión de los datos de entrada/salida, el tamaño de la ventana, la estrategia de normalización y distintas opciones de implementación (optimización en área o velocidad). El artículo muestra los resultados de implementación para las diferentes opciones de configuración y ejemplifica la combinación de los bloques de procesado en el desarrollo de un sistema para segmentado de imágenes.

|Resumen
= 121 veces | PDF
= 59 veces|

Descargas

Los datos de descargas todavía no están disponibles.

Biografía del autor/a

Luis Manuel Garcés-Socarrás, Instituto Superior Politécnico José Antonio Echeverría

Grupo de investigación de Sistemas Digitales Empotrados, Departamento de Automática.

Santiago Sánchez-Solano, Instituto de Microelectrónica de Sevilla

Grupo de Investigación TIC180.

Piedad Brox Jiménez, Instituto de Microelectrónica de Sevilla

Grupo de Investigación TIC180.

Alejandro José Cabrera Sarmiento, Instituto Superior Politécnico José Antonio Echeverría

Grupo de investigación de Sistemas Digitales Empotrados, Departamento de Automática.

Citas

D. Bailey. Design for Embedded Image Processing on FPGAs. 1st ed. Ed. John Wiley & Sons (Asia) Pte Ltd. Solaris South Tower, Queenstown, Singapore. 2011. pp. 72-74, 231-261, 264-271.

C. Johnston, D. Bailey, P. Lyons. “A Visual Environment for Real-Time Image Processing in Hardware.” EURASIP Journal on Embedded Systems, Vol. 2006. pp. 1-8.

M. Wnuk. “Remarks on Hardware Implementation of Image Processing Algorithms.” International Journal of Applied Mathematics and Computer Science. Vol. 18. 2008. pp. 105-110.

Datasheet of IMSA110 Image And Signal Processing Sub-System. SGS-Thomson Microelectronics, pp. 1-27. 1992. [Online] Available: http://www.datasheetcatalog.com. Accessed: Nov 4th, 2010.

K. Benkrid, S. Belkacemi. Design and implementation of a 2D convolution core for video applications on FPGAs. 3rd International Workshop on Digital and Computational Video, 2002. DCV 2002. Proceedings, Clearwater Beach. Florida, USA. 2002. pp. 85-92.

K. Benkrid, D. Crookes, J. Smith, A. Benkrid. High Level Programming for FPGA Based Image and Video Processing using Hardware Skeletons. 9th Annual IEEE Symposium on Field-Programmable Custom Computing Machines. Rohnert Park. California, USA. 2001. pp. 1-8.

C. Chakrabarti. “High sample rate array architectures for median filters.” IEEE Transactions on Signal Processing. Vol. 42. 1994. pp. 707-712.

G. Szedo. “Two-dimensional rank-order filter by using max-min sorting network.” Xilinx Application Notes. Vol. 953. 2006. pp. 1-17.

Documentation of Xilinx, User Guides. Xilinx Sytem Genetaror for DSP Reference Guide. 2010. pp. 44-47, 51-54, 75, 86-88, 116-119, 207-210, 223, 22. [Online] Available: http://www.xilinx.com/tools/sysgen.htm Accessed: Nov 21st. 2011.

T. Saidani, D. Dia, W. Elhamzi, M. Atri, R. Tourki. “Hardware Co-Simulation For Video Processing Using Xilinx System Generator.” Proceedings of the World Congress on Engineering 2009. Vol. 1. 2009. pp. 3-7.

A. Sánchez, R. Alvarez, S. Sánchez. “Architecture for filtering images using Xilinx system generator.” International Journal of Mathematics and Computer in Simulation. Vol. 1. 2007. pp. 101-107.

R. González, R. Woods, Digital image processing. 2nd ed. Ed. Prentice Hall. Upper Saddle River, NJ, USA. 2002. pp. 66-70, 116-134, 205-208, 283-302, 308-313, 519-560.

P. Soille. Morphological Image Analysis: Principles and Applications. 2nd ed. Ed. Springer-Verlag. Berlin Heldelberg, Germany. 1999. pp. 1-4, 6-8, 17-26, 63- 70, 80, 105-109, 267-268, 319.

A. Nelson. Implementation of image processing algorithms on FPGA hardware. Master Thesis, Vanderbilt University. Tennessee, United States of America. 2000. pp. 11-22, 28-39.

A. Adario, E. Roehe, S. Bampi. Dynamically reconfigurable architecture for image processor applications. Proceedings 1999 Design Automation Conference (Cat. No. 99CH36361). New Orleans, LA, USA. 1999. pp. 623-628.

R. Turney. “Two-Dimensional Linear Filtering”. Xilinx Application Notes. Vol. 933. 2007. pp. 1-8.

Descargas

Publicado

2013-10-18

Cómo citar

Garcés-Socarrás, L. M., Sánchez-Solano, S., Brox Jiménez, P., & Cabrera Sarmiento, A. J. (2013). Biblioteca para diseño basado en modelos de algoritmos de procesado de imágenes en FPGA. Revista Facultad De Ingeniería Universidad De Antioquia, (68), 36–47. https://doi.org/10.17533/udea.redin.17039

Artículos similares

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 > >> 

También puede {advancedSearchLink} para este artículo.