Timing logic analyzer implemented in reprogrammable digital architecture

Authors

  • Eugenio Antonio Duque Pérez Universidad de Antioquia
  • José Édinson Aedo Cobo Universidad de Antioquia
  • Julián Correa Universidad del Valle
  • Alexis Alberto Ramírez Orozco Universidad del Valle
  • Rubén Darío Nieto Londoño Universidad del Valle
  • Camilo Torres Universidad del Valle
  • Álvaro Bernal Noreña Universidad del Valle

Keywords:

timing logic analyzer, stimulus generator, programmable logic analyzer using Internet

Abstract


The conception, design, simulation, and implementation of a timing logic analyzer implemented on a reprogrammable digital architecture are described in this paper. The system was specified in VHDL [1] and implemented in a platform based on a FPGA (Field Programmable Gate Array) Spartan II. This methodology for analyzer implementation, allows obtaining a flexible, economic an efficient system in regards to processing capacity, since its modular characteristics make possible, through the use several of the developed subsystems, to scale the system when necessary.

|Abstract
= 12 veces | PDF (ESPAÑOL (ESPAÑA))
= 42 veces|

Downloads

Download data is not yet available.

Author Biographies

Eugenio Antonio Duque Pérez, Universidad de Antioquia

Grupo de Microelectrónica y Control

José Édinson Aedo Cobo, Universidad de Antioquia

Grupo de Microelectrónica y Control

Julián Correa, Universidad del Valle

Grupo de Arquitecturas Digitales y Microelectrónica

Alexis Alberto Ramírez Orozco, Universidad del Valle

Grupo de Arquitecturas Digitales y Microelectrónica

Rubén Darío Nieto Londoño, Universidad del Valle

Grupo de Arquitecturas Digitales y Microelectrónica

Camilo Torres, Universidad del Valle

Grupo de Arquitecturas Digitales y Microelectrónica

Álvaro Bernal Noreña, Universidad del Valle

Grupo de Arquitecturas Digitales y Microelectrónica

References

J. Bhasker. A VHDL primer. 2.a ed. Prentice Hall. 1995. p. 255.

Altera Corp. Altera Digital Library 2001 Version 1. CD-ROM 650 MB.

F. Clyde et al. Electronic Instrumentation Handbook. McGraw-Hill. 3.th ed. New York. 1995. pp. 715-750.

Agilent Technologies. Feeling Comfortable with Logic Analyzers. Application note 1337. http://ece-www.colorado.edu/~mcclurel/agan1337.pdf. Consultado el 12 de diciembre de 2003.

Tektronix, Inc. The XYZs of Logic Analyzers. http://web.mit.edu/6.111/www/s2005/HANDOUTS/LA.pdf Consultado el 25 de enero de 2004.

Digilent, Inc. Digilab 2E. http://www.digilentinc.com/Data/Products/D2E/D2E-brochure.pdf. Consultado el 28 de enero de 2004.

A. Gelbukh, S. Grigori. Analizador morfológico disponible. Centro de Investigación en Computación. México D. F. http://www.auto03.cic.ipn.mx/Indice.html. 2003. Consultado el 2 de diciembre 2003.

O. De Oliveira, G. Airea. Analizador lógico de 100 MHz utilizando FPGA. Universidad de la República. Montevideo. http://iie.fing.edu.uy/~geirea/analiza.pdf. 2003. Consultado el 10 de febrero de 2004.

Xilinx Inc. Handheld Pocket Logic Analyzer. 2001. p. 21. http://direct.xilinx.com/bvdocs/appnotes/xapp368.pdf. Consultado el 20 de agosto de 2003.

Published

2005-07-24

How to Cite

Duque Pérez, E. A. ., Aedo Cobo, J. Édinson ., Correa, J., Ramírez Orozco, A. A. ., Nieto Londoño, R. D. ., Torres, C. ., & Bernal Noreña, Álvaro . (2005). Timing logic analyzer implemented in reprogrammable digital architecture. Revista Facultad De Ingeniería Universidad De Antioquia, (34), 72–85. Retrieved from https://revistas.udea.edu.co/index.php/ingenieria/article/view/343172